安全性修正：- 在「填補緩衝區」(在 L1 CPU 快取上建立 cache-miss 時，現代 CPU 使用的一種機制) 的實作中發現一個缺陷。若攻擊者可產生會造成頁面錯誤的載入操作，執行動作可能就會繼續推測執行來自填補緩衝區的不正確資料，同時從更高層級的快取擷取資料。可測量此反應時間，以推斷填埔緩衝區中的資料。(CVE-2018-12130) - 現代的 Intel 微處理器實施硬體層級的微佳化，以提升將資料回寫入 CPU 快取的效能。寫入操作分成 STA (STore Address) 和 STD (STore Data) 子操作。這些子操作允許處理器將位址產生邏輯交給這些子操作，以便進行最佳化寫入。這些子操作都寫入名為「處理器儲存緩衝區」的共用分散式處理器結構中。因此，無權限的攻擊者可利用此缺陷讀取 CPU 處理器儲存緩衝區內的私密資料。(CVE-2018-12126) - 微處理器使用「載入埠」子元件從記憶體或 IO 執行載入操作。載入操作執行期間，載入埠會收到來自記憶體或 IO 子系統的資料，然後再將該筆資料提供給 CPU 管線中的 CPU 登錄和操作。過期的載入操作結果會儲存在「載入埠」表格中，直到被更新的操作覆寫止。攻擊者觸發的特定載入埠操作可用於洩漏與先前過期要求相關的資料，進而透過計時旁路將資料洩漏回給攻擊者。(CVE-2018-12127) - 某些微處理器上利用推測執行的非緩存記憶體可能允許經驗證的使用者以本機存取權限透過旁路洩漏資訊。(CVE-2019-11091)

偵測

Scientific Linux 安全性更新：SL6.x i386/x86_64 上的 libvirt (MDSUM/RIDL) (MFBDS/RIDL/ZombieLoad) (MLPDS/RIDL) (MSBDS/Fallout)

medium Nessus Plugin ID 125204

版本 1.5